Reference 3

Japanese Patent Application Public-disclosure No. 3-30022 Japanese Patent Application Public-disclosure date: February 8, 1991

Title of the invention: Information processor Japanese Patent Application No. 1-166082

Japanese Patent Application date: June 27, 1989

[Embodiment]

An embodiment of the present invention will be described in detail with reference to the attached drawings.

Fig. 1 is a block diagram illustrating an information processor according to an embodiment of the present invention.

Buffer 1 is disposed between pre-fetch part 2 and execution part 3. Write address register 11 holds a write address for the buffer 1 and is counted up by 1 in response to a write instruction signal 141 to the buffer 1. Read address register 12 holds a read address for the buffer 1 and is counted up by 1 in response to a read instruction signal 301 sent from the execution part 3. Empty/full detection circuit 13 checks the state of the buffer 1 on the basis of the values in the read address register 12 and write address register 13 and the write instruction signal 201 and read instruction signal 301 output from the pre-fetch part 2, and if it transpires that the buffer 1 is full, the circuit 13 outputs a full signal 131, whereas if the buffer 1 is empty, it outputs an empty signal 132. Malfunction detection circuit 5 senses it when the pre-fetch part 2 outputs the write instruction signal 201 while the full signal 131 is being output from the empty/full detection circuit 13. When the malfunction detection circuit 5 detects an error, write to the buffer 1 and buffer 4, which is controlled by the same address as the buffer 1, is controlled by signal 501. First, AND circuit 14 inhibits the write instruction signal 201 from the pre-fetch part 2, so that the write address register 11 is not counted up. As a result of the inhibition of the write instruction signal 201, output information of the pre-fetch part

2, which is inhibited from being written, is lost, and therefore, execution of an instruction corresponding to the information becomes impossible. Buffer 4 is a buffer corresponding to a malfunction indication area. The buffer writes in a location of a word, which is inhibited from being written due to occurrence of an error, that the error occurred and reports the error to the execution part 3 at a timing such that the execution part 3 reads out the lost information.

Just as is the case with the buffer 1, a read address and write address for the buffer 4 are also designated by the read address register 12 and write address register 11 respectively. In response to the write instruction signal 201 sent from the pre-fetch part 2, data of error detection signal 501 is written. By the first read operation after malfunction, data written in the same location as the location of the word, which was inhibited from being written due to the malfunction, is read. Since write was inhibited, information indicating the error is read from the malfunction indication area of the same word in buffer 4, although target data is secured. The error indication corresponds to the inhibited data and does not correspond to the data that was read out. Thus, an error indication by the first read operation subsequent to malfunction needs to be invalidated. To that end, a value read from the buffer 4 is passed through the AND circuit 41 and masked by signal 502 output from the malfunction detection circuit 5. The signal 502 indicates "0" until the first read operation subsequent to malfunction and indicates "1" from the second read operation onward. Therefore, data read from the buffer 4 is invalidated only when it is read for the first time after malfunction. When an error is reported via the signal line 411, the execution part 3 immediately suspends a process, identifies an instruction that caused the error and instructs the information processor to retry the instruction being executed by the execution part 3.

Fig. 2 is a block diagram specifically illustrating the malfunction detection circuit 5.

The error detection signal 501 is output when the write

instruction signal 201 is sent from the pre-fetch part 2 despite that the full signal 131 is being sent from the circuit 13 to the pre-fetch part 2. Further, once the error indication signal 601 is sent, the flag 52 is set and the error detection signal 501 continues error indication. The signal 502 is a signal for invalidating a first error indication to be read after malfunction. The instant when the malfunction detection circuit 5 detects an error, the flag 53 is set. Since the flag 53 is reset when the execution part 3 outputs the read instruction signal 301, data read from the buffer 4 is masked only at the time of first read operation subsequent to malfunction and is not masked thereafter.

[Effect of the invention]

According to the present invention, when an error is detected in controlling write to a buffer disposed between a pre-fetch part and an execution part, an instruction that caused the error is identified and the error is reported at the execution stage, whereby retry of the instruction becomes possible.

⑩ 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平3-30022

®Int. Cl. ⁵

識別記号

庁内整理番号

33公開 平成3年(1991)2月8日

G 06 F 9/38

380 A 310 N 7361-5B 9072-5B

審査請求 未請求 請求項の数 1 (全4頁)

◎発明の名称 情報処理装置

②特 類 平1-166082

②出 願 平1(1989)6月27日

@発明者 浅野

自 二 山梨県甲府市共

山梨県甲府市丸の内 1 丁目17番14号 甲府日本電気株式会

社内

⑪出 願 人 甲府日本電気株式会社

山梨県甲府市大津町1088-3

⑭代 理 人 弁理士 内 原 晋

明 紐 書

1. 発明の名称

情報処理装置

2. 特許請求の範囲

1. パイプライン構成の情報処理装置において、

命令ブリフェッチ部と演算実行部間にあるバッファが一杯であるにもかかわらず命令ブリフェッチ部が誤動作してさらに情報をバッファに書込もうとした時、情報の書込みを抑止する手段と、

書込もうとしたパッファ内同一ワードの誤動作表示エリアにその旨を書込む手段と、

演算実行部が**都**込みを抑止された情報を読もうとした時、誤動作表示エリアの情報によりエラーを認識し、エラーを発生した命令を特定する手段を有することを特徴とする情報処理装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はパイプライン構成の情報処理装置に関し、特に命令プリフェッチ部と演算実行部間にあるバッファの制御方式に関する。

〔従来の技術〕

従来、バイブライン構成の情報処理装置においてはブリフェッチ部と演算実行部間の実行速度の 憩を吸収することを目的としてバッファが設けられている。

に解除される。バッファが空になった場合、演算 実行部へエンプティ信号を送り、バッファに次の 制御情報がセットされるまで演算実行部を待ち状態にする。エンプティ信号、フル信号は、バッファのリードポインタ、ライトポインタおよび リード指示信号、ライト指示信号の状態により判 定され作られる。

このようなバッファでブリフェッチ部からの容 込み時、何らかの障害が発生し、バッファがフル 状態であるにもかかわらず、書込みをしようとし た場合、従来は、ライトポインタがリードポイン タを追い越したことを検知することでエラーと判 断していた。

(発明が解決しようとする課題)

上述した従来の障害の検出方式では、エラーを起した命令を限定することが難しく、誤動作時の 書込みを許すため、障害が複数の命令へ伝播して しまい、命令の再試行やプロセッサリリーフなど の障害処理が不可能となってしまうという欠点が ある。

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の一実施例を示す情報処理装置 のブロック図である。

プリフェッチ部2と演算実行部3の間にバッァ 1が設けられている。ライトアドレスレジスタ 11はパッファ1のライトアドレスを保持するレ ジスタであり、 バッファ 1 へのライト指示信号 1 41により+1カウントアップする。リードアド レスレジスタ12はバッファ1のリードアドレス を保持するレジスタであり、演算実行部3より送 られるリード指示信号301により+1カウント アップする。エンプティ/フル検出回路13は リードアドレスレジスタ12、ライトアドレスレ ジスタ11の値およびプリフェッチ郎2出力のラ イト指示信号201とリード指示信号301より バッファ1の状態をチェックし、バッファ1が一 杯の時はフル信号131を、空の時はエンプティ **信号132をそれぞれ出力する。誤動作検出回路** 5は、エンプティ/フル検出回路13の出力する

(課題を解決するための手段)

本発明の情報処理装置は、命令プリフェッチ部と演算実行部間にあるバッファが一杯であるにもかかわらず命令プリフェッチ部が誤動作してきらい情報をバッファに書込もうとした時、情報のファウードの誤動作表示エリアにその旨を得るとした時、誤動作表示エリアの情報によりとした時、誤動作表示エリアの情報により、エラーを認識し、エラーを発生した命令を特定する手段を有する。

〔作 用〕

バッファが一杯であるにもかかわらず、命令ブリフェッチ部が誤動作して、情報をバッファに書い込もうとした時、その旨が誤動作表示エリアに書込まれる。そして演算実行部が書込みを抑止された情報を読もうとした時、誤動作表示エリアよりエラーを認識してエラーを発生した命令を特定するので、その命令を再試行できる。

〔寒施例〕

フル信号131が出力されている状態でブリ フェッチ部2がライト指示信号201を出力した 場合を検出する。誤動作検出回路5がエラーを検 出した場合、信号501により、バッファ1およ びバッファ1と同一アドレスで制御されるバッ ファ4への書込みが制御される。まず、アンド回 路14によりプリフェッチ部2からのライト指示 僧号201は抑止され、ライトアドレスレジスタ 11のカウントアップもされない。ライト指示信 号201が抑止された結果、審込みが抑止された プリフッェチ部2の出力情報は失われてしまうた め、その情報に対応する命令の演算は実行不可能 となる。バッファ4は誤動作表示エリアに対応す るパッファであり、エラー発生により書込みが抑 止されたワード位置にその旨書込み、演算実行部 3 が失われた情報を読出すタイミングでエラーを 演算実行部3へ報告することを目的としている。 バッファ4はバッファ1と同じくリードアドレス レジスタ12、ライトアドレスレジスタ11によ りリードアドレス、ライトアドレスが指定され

る。ライト指示はプリフェッチ部2から送られる ライト指示信号201により、信号線501の データが書込まれる。誤動作後の最初のリード動 作で、誤動作により書込みが抑止されたワード位 置と同一位置に書込まれているデータを読みに行 く。書込みが抑止されたため、目的のデータは保 障されるが、同一ワードのバッファ4の誤動作表 示エリアはエラーを表示した情報が読出されてし まう。このエラー表示は抑止されたデータに対応 するものであり、読出されたデータとは対応して いない。したがって、誤動作後最初のリードによ るエラー表示は無効にする必要がある。そのた め、誤動作検出回路5より出力される信号502 でバッファ4から読出された値をアンド回路41 を通しマスクする。 信号502は誤動作後1回目 のリードがされるまでの間 "0" を示し、2回目 以降のリード時は"1"を示す。したがって、 バッファ4から読出されるデータは、誤動作後1 回目のリードのみ無効となる。演算実行部3は信 号線411でエラーが報告されると、ただちに処

理を中断し、エラーを発生した命令を特定した 後、情報処理装置に対し、現在演算処理装置3で 実行中の命令より再試行を指示する。

第2図は誤動作検出回路5の詳細なブロック図 である。

エラー検出信号 5 0 1 は、回路 1 3 よりフル信号 1 3 1 がブリフェッチ部 2 へ送られている記示にもかかわらず、ブリフェッチ部 2 よりライト 指示に 号 2 0 1 が送出された場合に出力される。また、ラー旦エラー表示信号 6 0 1 が送出信号 5 0 1 は間動作後出信号 5 0 2 は誤動作後のする。とは 3 がよった を無効にするを検出するを検出する。のは 3 がよった を無効にする。のは 3 がらに 3 がり 一 下指示信号 3 0 1 を 放出 5 である。 フラグ 5 3 がり 一 下指示信号 3 0 1 を 3 がり で ないます 2 ないます 2 ないます 2 ないます 3 がり 一 で で が 3 がり こ 4 より 読出 2 ないまず 2 ない 5 で 2 ない 5 で 2 ない 5 で 2 ない 5 で 3 がり 2 ない 5 で 4 は


(発明の効果)

以上説明したように本発明は、ブリフェッチ邸と演算実行部間のバッファへの書込み制御でエラーを検出した場合、エラーを発生したバッファ内情報の属する命令を特定し、その命令が演算実行される段階でエラーを報告することにより、その命令の再試行を可能とするという効果がある。


4. 図面の簡単な説明

第1図は本発明の一実施例を示す情報処理装置のブロック図、第2図は第1図の誤動作検出回路 5の詳細ブロック図である。

- 1…バッファ、
- 2…ブリフェッチ部、
- 3 … 演算與行部、
- 4 … バッファ、
- 5 …誤動作検出回路、
- 11…ライトアドレスレジスタ、
- 12…リードアドレスレジスタ、
- 13…エプティ/フル検出回路、
- 14.41…アンド回路、
- 52,53…フラグ.



第1図



第2図